面向5纳米以下半导体节点的下一代计量挑战

半导体制造正在挑战物理极限。

随着制造工艺下降到 5 纳米 (nm) 阈值以下，达到 3nm 和 2nm 节点，用于测量和检测硅晶片的方法必须进行调整。

计量学，即测量科学，正面临着严峻的技术瓶颈。在如此小的尺度上精确检测缺陷和测量关键尺寸（CD），需要全新的光学和电子束检测方法。

以下是对 5nm 以下工艺级别遇到的主要计量挑战以及业界如何应对这些挑战的分析。

向复杂三维架构的转变

在较早的制程工艺中，晶体管大多是平面的。 5纳米以下设计 依赖于复杂的三维结构，例如环栅场效应晶体管和纳米片。

计量工具现在必须能够测量隐藏特征、倒角和高纵横比沟槽。传统的二维自上而下扫描 电子显微镜 CD-SEM无法精确捕捉这些多层结构中的深度信息或识别隐藏缺陷。工程师需要能够穿透不透明层而不破坏晶圆的仪器。

5纳米以下晶圆检测的关键障碍

1）分辨率与吞吐量之间的差距

光学计量技术具有高吞吐量， 扫描晶圆 在生产线上。然而，光学系统的分辨率不足以检测纳米级缺陷。

相反，电子束检测虽然能够提供检测5纳米以下缺陷所需的高分辨率，但其运行速度太慢，无法满足要求。 大批量制造 （高产量制造）。如何平衡光学工具的速度和电子束系统的精度仍然是制造工厂面临的一项重大操作难题。

2）极紫外光刻测量误差

极紫外（EUV）光刻技术能够制造出极其精细的图案。EUV光刻中使用的光刻胶材料很薄、很脆，而且非常敏感。

日期 计量工具特别是电子束，在与这些脆弱的薄层相互作用进行测量时，其能量会导致光刻胶收缩或变形。在不改变结构的情况下测量精确尺寸非常困难。

3）边缘放置误差（EPE）

随着器件特征缩小到原子级别，将多个半导体层精确地排列在一起是必须的。

哪怕只有一纳米或两纳米的偏差都会导致边缘放置误差（EPE），进而导致器件完全失效。 计量系统 必须以亚纳米级的精度测量 300 毫米硅晶片整个表面上的层间套刻精度。

精密工具校准的重要性

为了克服5纳米以下测量精度的不确定性，检测工具的基准精度必须达到绝对水平。表面扫描检测系统（SSIS）和粒子计数器需要精确校准，以确保数据输出的准确性。

使用高质量的校准标准品，例如聚苯乙烯乳胶 (PSL) 球和二氧化硅晶片标准品，可以确保： 度量衡学 设备能够精准区分致命缺陷和无害的背景噪声。在3纳米制程节点上，即使是10纳米的颗粒也能损坏晶体管。定期使用经过认证的尺寸标准进行工具校准是保持可靠基线测量数据的唯一方法。

5纳米以下计量技术挑战与解决方案

混合计量：前进之路

由于没有单一工具可以测量 5nm 以下级别的所有参数，因此制造工厂正在采用混合计量技术。

该过程涉及整合来自多个来源的测量数据，例如光学散射测量、原子力显微镜 (AFM) 和 X 射线计量学 (CD-SAXS)。通过将这些整合后的数据输入到 高级分析软件工程师可以降低测量噪声，消除盲点，并获得晶圆的高精度 3D 轮廓。

结语

半导体节点尺寸的缩小必然会导致计量变得更加困难。

克服 5nm 以下的障碍需要超越传统的自上而下的检测方法，实施严格的校准协议，采用经过认证的晶圆标准，并采用混合测量技术。

在 3nm 及以下工艺水平上保持高生产良率完全取决于制造商能够准确测量和验证的内容。

常见问题解答 (FAQs)

1. 为什么像 GAA 这样的 3D 架构更难测量？

传统计量工具主要扫描表面特征。新型三维设计，例如环栅结构（GAA）和纳米片，包含隐藏的垂直层和深沟槽。这些内部特征通常无法用标准光学工具检测，需要采用先进的X射线或混合计量技术来验证内部尺寸。

2. 5nm 以下缺陷检测的主要瓶颈是什么？

主要瓶颈在于如何平衡分辨率和生产速度。虽然电子束（e-beam）技术能够提供检测5纳米以下缺陷所需的高分辨率，但其速度远低于光学检测。如何在不降低生产线速度的前提下实现高分辨率成像，是业界面临的一项重大挑战。

3. 为什么工具校准对于 5nm 以下的节点至关重要？

在5纳米以下的尺度上，误差容限几乎为零。即使是10纳米的微小颗粒也可能导致致命缺陷，从而损坏晶体管。定期使用经过认证的晶圆标准件和PSL球进行校准，可以确保检测设备保持精度，并能够区分微观噪声和实际缺陷。